MIT開發出新芯片測試堆疊微電子的冷卻解決方案

蓋世汽車訊 隨著對更強大、更高效的微電子系統的需求不斷增長，業界正轉向3D集成——將芯片堆疊在一起。這種垂直分層架構可以將高性能處理器與其他用于通信或成像的高度專業化的芯片緊密封裝在一起。但世界各地的技術人員都面臨著一個重大挑戰:如何防止這些芯片堆疊過熱。

據外媒報道，麻省理工學院林肯實驗室(Lincoln Laboratory)開發出一種專用芯片，用于測試和驗證封裝芯片堆疊的冷卻解決方案。該芯片功耗極高，模仿高性能邏輯芯片，通過硅層和局部熱點產生熱量。然后，隨著冷卻技術應用于封裝芯片堆疊，該芯片會測量溫度變化。當芯片被夾在芯片堆疊中時，研究人員可以研究熱量如何在芯片堆疊層中移動，并評估保持芯片冷卻方面的進展。

“如果只有一塊芯片，可以從上方或下方進行冷卻。但如果將多個芯片堆疊在一起，熱量就無處散發。目前還沒有任何冷卻方法能夠讓業界堆疊多個如此高性能的芯片，”研究人員Chenson Chen說道。

Chenson Chen與Ryan Keech共同領導了該芯片的開發，兩人都來自林肯實驗室的先進材料和微系統組。

這款基準芯片目前正由波音和通用汽車(General Motors)共同擁有的研發公司HRL Laboratories使用，用于開發用于3D異質集成(3DHI)系統的冷卻系統。異質集成是指將硅芯片與非硅芯片(例如用于射頻(RF)系統的III-V族半導體)堆疊在一起。